数字钟的proteus仿真电路及C语言程序设计rar

本作品主要是利用计数器来实现分时秒，报时功能，以及调时功能，还仿真文件。希望能帮助你度过课设。

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

设计一个简单的数字钟，显示时间范围为00：00~59：59，且具有清零功能。 完整的代码和注释；

完整的数字钟设计，基于VHDL语言.数字钟包括秒模块，分模块，小时模块，时钟控制模块，时钟译码模块，调整时间模块，分频模块，2路MUX模块，-触发翻转模块，按键消抖模块。内容齐全

经过硬件测试过，完全可以实现。可以用作课程设计，毕业设计。（可以用文本打开）。

要求显示秒、分、时 可清零、可调时。

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制显示内容，请使用quartusII11.0或以上版本打开内附引脚配置图

真金不怕火炼,只有运行出来了的作品才敢往上面传,希望能帮到大家

这是由maxplu设计的一个基本数字钟，可以实现基本的计时功能！

eda ,vhdl, 包括去抖电路，及闹钟功能