TSspi-asi码流并串转换VHDL程序直接可用

charles3.8.3软件并自带注册码，亲测可用

TLC5602为一DA芯片，本代码使用FPGA进行DA转换

详细描述了matlab向vhdl转换的过程

通过对VHDL语法及语义分析,把VHDL描述的电路,转成Verilog文件,支持RTL级.

基于FPGA的差错控制编码，CRC循环校验码的VHDL程序代码，含仿真文件

STM32F103程序 基于正点原子精英版 直接可用，显示6轴

java虚拟机，可用来直接打开java程序

可以将img镜像转换格式，转换后可以用于hyper-v，或者esxi等

很多时候某些数据库密码忘记了，而面对着数据表中已经用MD5加密了的密码一筹莫展，这个工具就能帮到你。

串并与并串的verilog实现及其代码，是自己做的实验报告，供大家参考，都是在仿真软件下仿真通过的