通过对VHDL语法及语义分析,把VHDL描述的电路,转成Verilog文件,支持RTL级.