推荐下载
-
串并转换VHDL代码
通过多通道串-并转换器将多个同步串行数据流转换为并行数据 xilinx提供Synthesis 1. Launch synplify 2. Correct the source file pathnam
7 2022-06-24 -
VHDL串并转换
用VHDL实现数据的串并转换并生成了符号,可以直接搭电路图
32 2020-05-19 -
串并转换模块带testbench文件
时序控制的串并转换模块,其中包括并行转串行子模块和串行转并行子模块,主时钟24Mhz;在安装了modelsim之后,直接运行testbench文件可以获得仿真结果。
25 2019-05-25 -
VHDL双边沿串并转换的代码
关于vhdl的双边沿采样的代码,里面有测试的文档
25 2019-07-23 -
vhdl实现串并转换和并串转换包含代码
使用了vhdl语言实现了数据的串并转换,以及并串转换,包含代码,代码易懂,适合初学者学习。
31 2018-12-28 -
串并转换并串转换
利用matlab实现串并转换和并串转换的源代码
34 2019-05-13 -
串并转换的实现方法和仿真结果Verilog代码和Testbench示例
如何使用Verilog代码实现串并转换,包括串入并出和并入串出两种方法。其中,移位寄存器法和计数器法是常用的实现方式。本文附带了Verilog代码和测试台示例,以及仿真结果展示。通过学习本文,你将了解
15 2023-09-01 -
串并转换Verilog代码设计
自己编写的串并转换verilog代码,经过Modelsim软件仿真,验证了设计的正确性。
19 2019-05-13 -
Verilog编写串并转换包含modsim编写的testbench文件
Verilog编写串并转换,包含modsim编写的testbench文件
46 2019-05-02 -
串并转换逻辑
支持ttl232.485等的串并转换;可编程波特率;注意脉冲信号宽度(采样时钟)尤其是uwr信号
23 2019-03-17
用户评论