串并转换Verilog代码设计
自己编写的串并转换verilog代码,经过Modelsim软件仿真,验证了设计的正确性。
用户评论
推荐下载
-
verilog串并转换
verilog编写 实现1:8串并转换输出 用于降速处理
26 2019-03-11 -
FPGA串并转换代码verilog
FPGA串并转换代码(verilog)可用.
31 2019-05-27 -
串并转换与并串转换的Verilog实现
quartus环境下工程,自己写的sipo和piso两个模块,用verilog分别实现串并转换和并串转换,通俗易懂
32 2018-12-08 -
可综合的8位串并转换verilog代码
简单的串行数据到8位并行数据的转换,verilog语言描述
37 2018-12-08 -
串并转换代码
对输入数据进行串并转换,是一个完整的工程文件夹。
13 2020-07-18 -
串并转换并串转换
利用matlab实现串并转换和并串转换的源代码
34 2019-05-13 -
串并转换VHDL源代码
用VHDL编写的串并转换源代码.串并转换,vhdl源代码
23 2019-05-14 -
FPGA串并转换设计技巧
打包压缩的包括:FPGA设计的四种常用思想与技巧.pdf一些提高fpga运行速度的方法.doc用VERILOGHDL语言实现并串、串并接口的转换.PDF
35 2019-05-13 -
VHDL串并转换
用VHDL实现数据的串并转换并生成了符号,可以直接搭电路图
32 2020-05-19 -
串并转换VHDL代码包括TESTBENCH
本程序能将数码率为115.2K的串行输入序列转换为8个并行输出,在输出有效的时候可供后续电路使用该并行信号。
36 2018-12-08
暂无评论