基于FPGA的DPLL实现资料

在数字通信系统中,同步技术是非常重要的,而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号,确保收发同步,而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步

针对跳频通信系统有固有噪声的特点,结合DDS+DPLL高分辨率、高频率捷变速度的优点,并采用Altera公司的Quartus-II_10.1软件进行设计综合,提出了一种新型的跳频信号源。结果表明,该设

.基于DPLL的完备性SAT算法研究（1）预处理：将公式转换为对应的CNF（2）加速搜索的一些启发式策略：BCP（BooleanConstraintPropagation，布尔约束传播）、变量决策策略

该文档是讲述如何PCIe协议的基本内容，FPGA厂商开发板中开发PCIe的相关资料及demo，对初始的PCIe开发都很有帮助

SAT问题即命题逻辑公式的可满足性问题(satisfiability problem),是计算机科学与人工智能基本问题,是一个典型的NP完全问题,可广泛应用于许多实际问题如硬件设计、安全协议验证等,具

1、用QuartusII13.0设计一个基本功能数字钟2、实现基本功能包括：（1）时、分、秒用数码管显示；小时用同步12/24进制；分秒计数器用同步60进制；（2）设置按键功能执行手动校时、校分、校秒

FPGA实现DDS的原理。包括如何选择时钟频率，如何确定分辨率，相位累加器如何实现等等。

总结了关于fpga实现sata协议的资料,包括基于fpga的sata接口的控制逻辑、sata协议的详细介绍等等。

用FPGA实现的CORDIC模块，可以用来计算三角函数：正弦，余弦，正切及其反函数的数字化处理

全相位频谱分析(apFFT)是传统FFT的一种改进算法,能改善FFT的栅栏效应和截断效应,具有频谱泄露少、相位不变的特性。介绍采用FPGA器件实现apFFT算法,精度高于模拟式测量,并且适用性强、成本