暂无评论
为了提高直接数字频率合成输出信号的动态范围,提出了一种在不增加直接数字频率合成中的累加器的位数的基础上,利用泰勒级数法较少数字频率合成的相位抖动的方法。并且对一个具有32位累加器的直接数字频率合成,输
本文设计了一个通用的数字信号激励器,以产生所需要的各种信号调制模式的信号波形,且对每一种调制样式信号的各种特征参数能够灵活控制。
ise+modelsim下仿真实现DDS
ddr原理及fpga实现,是一系列文章连载合集,里面包含实现代码,自己学习过程中整理的,看完能够完全掌握ddr的原理,物理层实现,是很好的资料
基于FPGA的DPLL实现,收集了10来篇的论文,大家一起欣赏下
由于 DDS 具有快速频率切换时间、极高的频率精 度和分辨率以及易于控制各种调制方式等优点 ,但是 现在很多 DDS 专用芯片不具备 L FM 功能 ,而且只能 在固定的工作方式下使用。 随着 VL
基于FPGA的可调频率相位的DDS。外接12位DA输出波形。
基于FPGA的dds波形发生器利用FPGA+DAC,设计一个DDS信号发生器。要求:1.分辨率优于0.1HZ2.ROM长度8位、位宽8位3.输出频率:10HZ~60KHZ(每周期>=50个点)4.显示
基于FPGA的dds,可在spartan-3e上运行
DDS波形发生器由FPGA产生DDS数字信号
暂无评论