30进制计数器

本电路实现了同步五进制减法计数器的功能:电路能准确地按照五进制减法计数的规律进行计数.读者应深刻理解本例的分析和设计过程,以为日后设计更为复杂的同步时序逻辑电路打下基础.

60进制计数器的multisim14仿真，请用multisim14打开，低版本不支持

完全使用硬件进行的计数器仿真，是一个protues工程文件，可以直接使用较新版本的protues打开，注意版本不能过低！有四个单刀单掷开关选择进制。计数则可以采用手动计数和自动计数两种方式。

十进制计数器硬件描述语言VHDLQuartus2

74160同步十进制计数器灵活应用74160741607416074160741607416074160741607416074160741607416074160741607416074160741

用2个74160做成的60进制计数器，用的是QuartusII

集合数的 24 进计数器，简单明了，可以改成两位小数的计数器。

Based on basys2's 12-digit counter

能设初始值，能实现加1，加2操作，并能在数码管上显示

12进制计数器的VHDL程序设计