Verilog实现12路uarthub功能
verilog代码实现12路串口到1路串口的聚合功能。 目的:要想用PC接收12路超声波雷达的测距信息,PC串口不够用,则用CPLD做一个小板实现12路串口到1路串口的聚合功能。小板可以接受PC发来的指令,可以修改串口波特率,可以给12路超声波雷达数据加ID以作区分。
用户评论
推荐下载
-
Verilog时钟带闹铃等功能
QuartusII:基于FPGA中Verilog语言的时钟,具有闹铃、报时等功能,添加了按键去抖
32 2019-04-26 -
12c5a60s2实现3路PWM输出占空比可调
使用12c5a60s2单片机实现3路PWM输出,占空比可调,可以通过撒安格按键控制
32 2019-04-15 -
PowerDesigner12功能介绍
描述了PowerDesigner的各种功能,包括需求模型,流程模型,数据模型等
23 2019-05-15 -
Verilog七段数码管实现分时分频功能
Verilog七段数码管实现分时分频功能,之后还有计数,指示灯闪烁功能
23 2020-05-15 -
verilog实现qdpsk调制解调
verilog实现qdpsk调制解调 很实用的文档
30 2019-02-16 -
verilog实现图像翻转程序
已经完美实现bmp位图的翻转,任意24位bmp均可实现,其他位图请自行调整相关行代码。
43 2019-03-18 -
Verilog实现的UART通讯
Verilog 编写的UART核,可以实现可定义形式数据的收到,测试工作正常
32 2019-03-17 -
verilog实现qpsk调制解调
应用verilog硬件语言对qpsk调制解调系统进行编写,以实现其功能。
65 2018-12-09 -
verilog实现16位cpu
用verilog实现16位cpu,8位存储器,能进行加减乘除和逻辑运算,支持栈,支持函数调用,跳转功能等
71 2018-12-08 -
多路PWM的verilog实现
源码,程序没写注释,不过稍微学习了hdl语言的都应该能看懂的了
40 2018-12-24
暂无评论