本模块主要描述了sdram控制器的设计,采用verilog hdl编写