基于xilinx的verilog描述的sdram的设计发发