Verilog电梯设计FPGA代码

dds的verilog代码设计可进行modelsim仿真，新型的dds设计

伪随机序列的FPGA实现,该代码是采用Verilog语言实现的。

针对FPGA实现（第三版）附带verilog代码

FPGA实现流水灯Verilog代码及tb文件,包括两种方法实现的流水灯和一种方法实现的呼吸灯,以及其激励文件

利用FPGA实现浮点运算的verilog代码,非常有用的！呵呵！有用

Verilog HDL编写的FPGA 按键与LED代码，实测通过

利用fpga采集视频图像，通过saa7113采集回放通过saa7120

FPGA massive program code VHDL and verilog

FPGA DS18B20 Verilog code.txt

DDS时钟采用FPGA实现的基本代码，采用QuartusII13进行编译，输出12位，输出为正弦波。内附ModelsimSE调试代码，仿真通过