推荐下载
-
VHDL_分频器支持任意整数分频
一个简单的时钟分频器 VHDL语言写的
43 2018-12-31 -
西南交通大学数组数电实验6报告加代码可控分频器设计
swjtu数字逻辑与计算机组成原理实验6报告
3 2023-01-17 -
利用VHDL产生奇分频器
利用VHDL产生占空比为50%的奇倍数分频电路。
3 2020-08-19 -
fpga的奇数分频器
使用fpga制作的奇数的占空比为50%的分频器
14 2020-08-21 -
任意整数分频器vhdl
任意整数分频器vhdl描述,简单通用,发烧友常用代码。
27 2020-02-20 -
分频器的verilog HDL描述
本文介绍了分频器的verilog HDL描述
11 2020-08-29 -
分频器原理及实现.docx
该文档介绍了使用Verilog语言实现分频的设计原理,并介绍了分频器设计的原理,具有参考价值。对FPGA时钟分频设计很有帮助
11 2020-07-27 -
EDA60进制分频器
建议quartus 9.1版本使用,频率分频器,60进制,包含进位信号
33 2019-04-17 -
基于VHDL的数控分频器
基于VHDL的数控分频器,可自主改变代码中的分频系数
30 2019-07-15 -
verilog语言奇数分频器
N倍奇数分频器的verilog程序,详细讲解原理。
31 2019-07-18
用户评论