USB3_0头包信息中CRC_16的Verilog实现. 如何设计usb3.0接口就看你的了