可综合Verilog语法

Verilog 综合的一个非常好的教程！

夏宇闻译_Verilog_HDL数字设计与综合，适合入门

Verilog语法基础讲解之参数化设计

Verilog hardware description language (introduction to basic syntax)

在 Verilog 语法中,可以实现参数化设计。所谓参数化设计,就是在一个功能模块中,对于一个常量,其值在不同的应用场合需要设置为不同的置,则将此值在设计时使用parameter 关键字声明,那么在上

Verilog语法入门,初学者必看

vim/gvim的verilog/systemverilog/uvm语法高亮文件,linux和windows下面都可以用

本文介绍了Verilog HDL高级语法结构―函数(function)

本文介绍了Verilog HDL高级语法结构―任务(TASK)

可综合的CPU设计，利用Verilog的描述。