1引言频率测量不仅在工程应用中有非常重要的意义,而且在高精度定时系统中也处于核心地位,±1个计数误差通常是限制频率测量精度进一步提高的重要原因。由于测频技术的重要性,使测频方法也有了很大的发展,
数字频率计 DDS 是用VHDL语言在FPGA芯片基础上设计的，具有快速处理的能力。
用VHDL语言设计四位十进制频率计，本人用的是QUARTUS9.1版本的，如用5.1版本是打不开的
本文详细研究了基于FPGA技术的数字频率计设计与仿真，同时提供了基于FPGA的高精度频率计的论文毕业设计范例。在本研究中，我们探索了FPGA在数字频率计中的应用，重点关注了仿真研究。论文范例包含了设计
原理图+程序+文档，仿真无懈可击！希望感兴趣的同学顶起！！！！！
使用FPGA和VHDL实现频率计,本代码只是简易的频率计,欢迎交流学习。
C51单片机代码,1602LCD显示的数字频率计,使用时钟芯片产生频率并通过t0读取频率,通过计算在LCD显示,可将t0接外部信号,显示频率范围为0-9999HZ。
一些protues的常用仿真实例，lcd频率计仿真；希望对有用的朋友有一些帮助
用VHDL语言编写的频率计，并用LCD现实出来
本系统基于C8051F020实现等精度的频率测量，利用该单片机灵活的控制功能及速 度优势，大大提高了性能和测量精度。以往的测频都是采用高频段直接计数、低频段间接测周 的方法，其测量精度往往会随着被测频
用户评论