10进制计数器vhdl程序设计报告

Javawww 54 0 DOC 2018-12-07 10:12:40

10进制计数器 vhdl程序 quartus仿真带进位复位功能

推荐下载

在AT89C51的并行口P3上接4×4矩阵键盘KEYBOARD,以P3.0～P3.3作行线,以P3.4～P3.7作列线；P2口接动态数码管D2的字形码笔段,P1.6和P1.7接动态数码管的数位选择端(

24进制计数器 Proteus仿真用7.4以上版本打开

EDA 六十进制计数器,呵呵不可不下喔

四进制计数器 quartus实现,附有RTL结构图。

verilog实现60进制计数器源代码及测试代码

十二进制计数器,利用数字逻辑完成。使用240C608芯片。

Decimal addition and subtraction counter

60进制计数器Proteus仿真7.4以上版本打开

使用Quartusii软件编写的二十四进制计数器,所使用的语言为Verilog.

提供verilog设计十进制计数器源代码及测试代码。

用户评论

请输入评论内容

评分：

卡了网匿名网友 2018-12-07 10:12:40

非常好的代码啊！