简单的uartverilog源码,没有奇偶校验位,1bit停止位,8bit数据位,MSB先。实际测试通过。可在此基础上修改自己需要的uart源码