基于FPGA的卷积编码和维特比译码的研究与实现
本论文是一篇关于如何基于FPGA平台进行卷积码编码和viterbi译码的过程论文,让你能更好完成相关卷积码编码译码的设计仿真等。
用户评论
推荐下载
-
霍夫曼编码译码的实现
提供用户从键盘输入需要编码的文本,程序输出霍夫曼码并解码。结构体、指针及二叉树的生成、遍历等操作掌握霍夫曼编码/译码的原理。
24 2019-12-31 -
基于FPGA的Huffman编码实现
Xilinx哈夫曼编码,对一段由数字0-9组成的数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。
35 2018-12-07 -
卷积编码及Viterbi解码的FPGA实现及应用
摘要:卷积码在现代无线通信系统中应用十分广泛,Viterbi译码是常用的一种对卷积码的译码算法。介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。在保证系统性能的前提下讨论了分帧式编解码
15 2021-05-04 -
基于FPGA的Turbo码译码器设计与实现
对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,并设计了适合硬件实现的流水线结构的译码器。结合3G标准规定的数据速率,对译码器和交织器进行硬件电路的
10 2020-06-10 -
卷积码的译码算法研究
卷积码的译码算法研究,硕士毕业论文,原理,仿真
28 2018-12-29 -
卷积编码和viterbi译码调制方式为qpsk的matlab程序
卷积编码和viterbi译码,调制方式为qpsk的matlab程序
47 2018-12-09 -
卷积编码和viterbi译码调制方式为bpsk的matlab程序
卷积编码和viterbi译码,调制方式为bpsk的matlab程序
38 2019-05-06 -
吉比特平衡加选延比式维特比译码器设计
针对60 GHz无线个域网,提出了一种平衡加选延比式维特比译码架构,打破了原有维特比译码器的速率瓶颈。基于该推荐架构,实现了一种8路并行基-2(3,1,7)维特比译码器。在TSMC.13 CMOS工艺
7 2020-10-28 -
基于FPGA的高速卷积的硬件设计实现
在数字信号处理领域,离散时间系统的输出响应,可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛,是工程应用的基础。如果直接在时域进行卷积,卷积过程中所必须的大量乘法和加
16 2020-10-28 -
基于FPGA的线性卷积的实时实现.docx
在数字信号处理领域,离散时间系统的输出响应,可以直接由输入信 号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛, 是工程应用的基础。如何快速有效地计算出离散序列的卷积,一直是工程人员
24 2020-07-26
暂无评论