基于quartusII平台的数字钟设计

简易数字钟的设计通过使用特定的编译选项，c代码转换和编译器的特性；可以使用户的c代码执行速率达到最高。在编写代码时，一点更要考率数据类型的大小，可以通过编译器的优化选项来对程序经行优化，

包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。

这份PDF文档是关于单片机数字钟设计的毕业设计，提供了详细的设计方案和实现方法。

简易数字钟设计说明，基于单片机技术，提供详细制作步骤和所需材料清单。

eda数字钟讲述了使用verilog编程实现数字时钟的办法，文件夹内包含代码。

基于ewb版的简易数字钟设计，基本数字钟，闹钟，整点报时，秒表，校准，星期，功能切换

报告，电路图，原设计全都有的数字钟，多功能数字钟、、、、、

摘要:为使数字钟从电路设计、性能分析到设计出PCB版(即印制电路版)图的整个过程能够在计算机上自动处理完成,从而缩短设计周期、提高设计效率、战小设计风险。本系统基于EDA技术的设计方法,提出一种采用P

基于单片机的数字钟 内容提要........................................................................ 2 正文.........

本文利用VerilogHDL语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过AlteraQuartusⅡ4.1和ModelSimSE6.0