用FPGA控制的含fifo的SDRAM程序

FPGA控制SDRAM的程序;很经典的例子，FPGA，sdram,verilog

很好的·大家可以看看，这是一篇基于fpga实现对SDRAM的读写控制可以一起学习··

verilog编写的uart通信程序，包括对fifo的控制，程序简单精炼，在开发板得到验证

FPGA开发DDRSDRAM的接口FPGA程序Verilog

基于SDRAM读写控制和串口调试实验，主要运用FIFO串口，对SDRAM进行读写控制。

在高速信号处理系统中,需要缓存高速、大量的数据,存储器的选择与应用已成为系统实现的关键所在。DDRSDRAM是一种高速CMOS、动态随机访问存储器,它采用双倍数据速率结构来完成高速操作。

FPGA+USB68013+SDRAM+FIFO，GPIF模式读写4端口sdram，已在硬件平台上实现，altera环境，verilog语言

设计了一种基于 SRAM 芯片的缓存，使数据高速写入到 FIFO 中，低速读出。

基于FPGA的高速异步FIFO设计

已经成功的FPGA控制的SDRAM控制器代码.zip,很具有参考价值，初学ＦＰＧＡ的可以学习一下。一定会有所收获。