verilog单周期CPU设计

计算机组成原理大作业，实验实现：31条MIPS指令单周期流水线CPU

使用 Logisim 开发一个简单的 MIPS 单周期处理器，支持的指令集为：{addu, subu, ori, lw, sw, beq, lui, nop}，包含CPU设计文档。

代码完整可以正常运行,实验评级为优,含有内容如下: 1,软件安装包ModelSim; 2,实验源代码(包括顶层模块和测试模块,其中测试模块可一次性测试10条指令); 3,实验报告; 4,Verilog

包括两个部分第一部分是基于verilog的多周期cpu代码，第二部分是cpu运行时的流程与各个部件均以图的形式表示出来，也就是是我实验报告中的截图，清晰形象。

运行有效，都是可以直接跑的过程，不包含basys3板。。。

由简单与非门等搭建单周期cpu实验目的：进一步理解数据通路、控制通路等基本概念掌握处理器中控制器的基本设计方法进一步理解单周期处理器以及多周期处理器的工作原理和设计思路实验要求：设计和实现

基于MIPS的CPU设计，Verilog实现。文档1

可综合的VerilogRISCCPU设计

Beihang Metro Code (3) p4--Verilog Single Cycle

实现软件：vivado 指令存储器和数据存储器存储单元宽度一律使用8位，即一个字节的存储单位。不能使用32位作为存储器存储单元宽度。 控制器部分可以考虑用控制信号真值表方法（有共性部分）与用case语