基于MIPS的CPU设计Verilog实现

线性反馈移位寄存器(linear feedback shift register, LFSR)是指,给定前一状态的输出,将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数:对寄

我花了半个月编出来的，CPU含8条指令AND、OR、NOT、ADD、SUB、LAD、STO、JMP

本文档教你实现CPU的设计与实现，步骤非常详细，说明简单易懂

基于VerilogHDL的异步FIFO设计与实现

1、了解单周期MIPS CPU架构，为程序设计控制器。 2、了解MIPS指令流水线基本概念，和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计》

多周期CPU(verilog实现/含实验文档) 开发平台为ISE，实验文档中包含状态机示意图和线路连接图

用veriolg语言实现时钟的功能，在DE2开发板上应用

FPGA\dds中文资料,从原理入手,交你如何去设计dds.rar

Verilog-based DDS design

PWM based on verilog design