PWM方波发生器verilog源代码

这是一个用CV++正弦信号发生器的程序，挺好用的。请有用的用户下载试用

正弦波信号发生器VHDL源代码

FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地

基于CPLD的PWM发生器，占空比和频率等参数由51发送给CPLD。

基于时钟分频的PWM发生器： 产生一个输出频率为50Hz、占空比为50%的PWM信号去驱动蜂鸣器的发声。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

555可调PWM波发生器,Proteus仿真模型。

摘 要: 介绍了基于FPGA设计+的三相PWM发生器。该发生器具有灵活和可编程等优点,可应用于交流电机驱动用的三相电压源逆变器。实验结果验证了本设计的有效性。关键词: 脉宽调制 现场可编程门阵列 随着

针对煤矿井下新型无工频变压器级联式多电平变换器设计了一种基于FPGA的数字PWM发生器,解决了单个DSP芯片PWM输出路数不足的问题。介绍了PWM发生器各模块的功能和实现方式,指出其具有使用灵活、占空

FPGAVHDL6路PWM多路PWM脉宽调制波发生器FPGAVHDL6路PWM多路PWM脉宽调制波发生器QuartusII9.1WebEdition

利用MSP430内部PWM波发生器产生频率为50Hz~1kHz,占空比为10%~90%的PWM波,频率和占空比通过按键S1和S2分别往复设置(频率按50Hz步进,占空比按5%步进),并利用MSP430