基于FPGA的高性能全数字锁相环设计与实现

Full digital phase-locked loop technology for wireless communication

同步是通信系统中一个重要的问题。在数字通信中,除了获取相干载波的载波同步外,位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻,才能对数字信息作出正确的判决。利用全数字锁相环可直接从

本文详细介绍了锁相环设计中所涉及的各项指标计。论文首先对锁相环的发展历史和研究现状做了介绍，然后从其基本工作原理出发，以传统锁相环的结构为基础，得到了锁相环的数学模型，对锁相环的跟踪性能、捕获性能、稳

锁相环PFD，电荷泵，高阶环路滤波器以及压控振荡器和分频器的原理和设计

锁相环设计、仿真与应用，本书是关于锁相环的设计，仿真与应用

图像实时处理中的高性能锁相环

近年来数字通信便得越来越重要，甚至在传统的模拟领域如电话、收音机和电视机中也是如此。因为只要有数字数据传输，同步就是一个极其重要的任务，所以锁相环和相关电路或得了广泛的应用。如今，锁相环路正朝着数字化

介绍了软件锁相环的实现过程及参数选择

锁相环电路的设计:更多锁相环知识请访问http://www.elecfans.com/zhuanti/PLL.html

针对传统锁相环存在硬件电路复杂、易受外界环境干扰及锁相精度不高等问题,介绍了一种基于数字处理器TMS320F2812实现对电网电压软件锁相功能的设计方案,并给出了过零检测电路和部分软件设计流程图。