锁相环电路的设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件fpga于以实现。

描述了一个用FPGA实现的数字锁相环的设计，非常有用，有参考价值

基于DQ变换的新型锁相技术，对采用DQ变换格式的锁相技术进行了详细的说明

PLL Design--Analysis of a Sigma-Delta Modulator Using RF Behavioral Modeling and System Simulation

数字锁相环的设计与实现.doc PLL

EDAPLD论文基于TRAC器件的锁相环设计研究摘要:以TRAC020LH完全可重配置模拟器件和TRAC开发软件为基础,设计模拟锁相环;给出仿真结果和利用PIC单片机对器件进行配置的应用电路。该锁相环

针对扩频通信系统的载波同步,提出一套完善的数字锁相环设计方案. 该方案利用新颖的可控根法完成1～3阶模拟锁相环(APLL)环路参数设计,并实现从模拟域到数字域的转换,得到的数字锁相环(DPLL)的环路

频率合成器主要有直接式、锁相式、直接数字式和混合式4种。目前,锁相式和数字式容易实现系列化、小型化、模块化和工程化,性能也越来越好,已逐步成为最为典型和广泛的应用频率合成器

锁相环相关资料，包括基本的知识点及内容，还有与电子设计竞赛相关内容，已经整体打包好，便于学习和实践

基于FPGA设计数字锁相环（论文）