数字秒表的设计——计时模块

以Quartus Ⅱ4. 0 为设计平台,以现场可编程门阵列(FPGA) 器件为核心,设计了一个具 体数字系统即带计时器功能的秒表系统,使用Quartus Ⅱ4. 0 的综合器和仿真器对系统进行了编译

秒表/时钟计时器要求用六位LED数码管显示时、分、秒，以24h（小时）计时方式。使用按键开关可实现时分调整、秒表/时钟功能转换、省电（关闭显示）等功能。

一款好用的计时工具，可以用于记录一个动作的时间，经确到小数点后三位的秒

课程设计 学习数字电路中基本RS触发器、单稳态触发器、时钟触发器、译码显示等单元电路的综合应用。

本设计是为电气专业同学准备的，满足条件为计时、暂停、继续、置零！！！

设计一个数字式秒表，技术指标如下： ①数字秒表的最大计时是99分59.99秒，也就是说分辨率是0.01秒； ②最后计数结果用数码管显示； ③需要实现清零、启动计时、暂停计时、继续计时等功能； ④当计时

这是一个用VHDL语言来设计的数字秒表，包含有设计过程以及程序源文件等。

eda课设各分模块及顶层文件！提供个参考希望对各位学习eda有帮助！

1)设计可以显示1～60秒的无存储功能的秒表，最小单位为毫秒。2)通过按键控制秒表清零、暂停、继续，退出等。

这是数电课程设计希望能给有需要的朋友带来方便仅供参考哦