EDA课设-----数字秒表vhdl设计

又是一年的期末，今年大三上学期的设计模式作业是：运用5个以上的设计模式创建一个系统。（这里我问了一下老师，老师说反正就是要5个以上联系在一个project里的就行了嘿嘿嘿。） 作为一个平时不认真学习的

数字图像处理课设 图像无损压缩编码 MATLAB实现

利用巴特沃兹模拟滤波器设计数字高通滤波器的报告，包括matlab仿真结果及界面设计

数字逻辑电路的课程设计——数字钟，检查顺利通过，verilog实现，模拟平台：Quartus 9.1

简单数字时钟，级数，秒脉冲，

1. 由晶振电路产生１HZ标准秒信号 2. 秒、分为六十进制计数器。 3. 时为二十四进制计数器。 4. 准确计时，以数字形式显示时、分、秒。 5. 具有整点报时功能，整点前鸣叫五次低音（500HZ）

数字电路课设数字小闹钟，有原理图，资料很详细！

秒表设计的VHDL程序实例。秒表设计的VHDL程序实例，比较简单易懂。分为顶层文件和下层文件。

使用了8259A中断控制器、8254计数器、8255可编程并行接口实现了，对南北、东西方向交通的分别计时、分别控制，设计采用定时加中断控制的方式进行,对两个方向车辆的通行时间分别计时,可随意进行更改双

VHDL语言及设计内容系统全面，注重结合实例解决问题，是难度适中较为实用的应用参考资料