应用verilog硬件语言对qpsk调制解调系统进行编写,以实现其功能。
用verilog实现16位cpu,8位存储器,能进行加减乘除和逻辑运算,支持栈,支持函数调用,跳转功能等
源码,程序没写注释,不过稍微学习了hdl语言的都应该能看懂的了
包含有符号除法器以及无符号除法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过
LDPC码verilog HDL 实现,包括LDPC编码和译码。以及文献资料
CAM的Verilog HDL实现,个人已用quartus产品验证可行性
用Verilog实现卷积编码 module convolution(FSX_PCM,BCLKT,DT_PCM,m_Sequence,SW,Error_SEL, MUX_CLK,error_ind,fr
使用cordic算法实现了verilog求解对数的算法,仿真,工程均经过验证。为了节省资源,采用的是串行cordic的方式,并附上相关文献。
利用verilog语言开发OFDM程序,在Xilinx公司的ISE软件环境下调试通过。
用FPGA实现的dds可产生正弦,方波,三角,锯齿频率1——65k