使用Modelsim通过Verilog语言实现Huffman编码器、解码器,并在一个总的testbench中对其进行测试与联调