DDR2SDRAM控制器接口的FPGA设计及实现.

用Verilog实现的SDRAM控制器。在XilinxSpartan3A上测试通过。

[资料]DDRSDRAM控制器的VHDL代码已经测试

1 引 言 SDRAM的特点是大容量和高速度。其单片容量可达256Mb或更高,工作速度可达100~200MHz以上,但是其控制方式比EDO/FP DRAM复杂得多。目前,许多嵌入式设备的大容量存储器都

基于FPGA的PCI接口控制器的设计与实现 胡菲 卢益民 引言 PCI总线是高速同步总线,采用高度综合优化的总线结构,目前广泛应用于各种计算机系统中,总线以32位(或64位)数据总线、33MHz(或6

图像处理系统中SDRAM控制器的FPGA实现、电子技术,开发板制作交流

利用verilog编写的ddr2控制器，在spartan6板子上得以验证，成功实现了FPGA与DDR2的通信

Sdram controller sdram controller

DDR3 SDRAM内存的总线速率达到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作电压,采用90nm制程达到2Gbits的高密度。这个架构毫无疑问更

本文在研究有关文献的基础上,根据具体情况提出了一种独特的方法,利用FPGA 的片上资源开辟了多个FIFO 作为读写缓存,实现了多端口SDRAM 控制器的设计,并用Verilog 硬件描述语言[1] 给

SDRAM视频存储控制器的设计与实现,视频缓冲设计参考