【FPGA】【Verilog】【加法器】半加器和全加器

自顶向下式设计。 ----------------------------------------------------------------------------------------------------------------------------------------------------------------------------