自己写的源码输入,补码输出的4位加法器verilog,有状态机控制,通过Modelsim 和 Synplify 仿真。保证无误!