32位串行进位加法器

描述了CSA加法器的原理，主要用于FPGA硬件加速，有很好的效果。

用proteus仿真软件，LM358运算放大器同向加法器仿真。

KS adder verilog

LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYVhdl1ISPORT(a:INbit_vector(2downto0);s:OUTbit_vector(1d

加法器vhdl设计

MFC实现的加法器小软件。实现了两个数相加的功能！

利用multisim仿真实现对加法器的设计，通过小灯的亮灭来观察数字的累加

Javaawt加法器就是一个文件加法器

串行 四位 加法器，实现vhdl 语言的设计

Pipeline-based 32-bit KS tree adder