基于FPGA的信号函数发生器代码(verilog),采用DDS合成技术,并做VGA显示