verilog实现利用按钮控制个位，十位，百位，千位的累加

visio 2010 32位以及 64位都有,如果没有,请打开文件加QQ私聊.分来之不易,保障服务做到底.

使用80C51单片机开发实现的两位按钮控制的十进制计数显示器，代码模块化，方便学习并移植使用

位运算是指按二进制位进行的运算。因为在系统软件中，常要处理二进制位的问题。文章介绍位运算符和位运算，位运算举例，位段等

verilog编写的四位比较器，编程环境是xilinxise10.1.

这是一个简单的8位CPU设计，基于verilogHDL语言，在一个模版上进行修改得到的版本，适合于初学者学习使用

基于fpga的ppm位同步verilog代码采用锁相环同步分为4部分，清晰明了，高频时钟为8倍频

verilog写的8位加法器，测试可用，完整程序，立马验证

RT Verilog HDL 高级数字设计源码书上的 设计 RISK.rar 46.59 KB, 下载次数: 38 , 下载积分: 资产 -2 信元, 下载支出 2 信元

VERILOG超前进位加法器加法器速度较快

通过设计一个拥有四个输入 RST、CLK、COUNT 和 UPDN，以及一个输出值 VALUE 的 4 位可上下计数的计数器。通过 ENABLE 输入信号来指示计数器何时应该计数，UPDN 输入信号表