推荐下载
-
SPI串口的内核VHDL描述VHDL源码13K
SPI串口的内核VHDL描述。资源是VHDL源代码形式的。
36 2019-01-01 -
基于FPGA的verilog语言的四位全加器
可以实现两个四位数相加的电路
10 2021-03-02 -
基于quartus II设计的全加器VHDL逻辑图以及VWF
基于quartus II实现的全加器 内含实现全加器的VHDL代码、逻辑图（BDF）以及激励波形文件（VWF）。
30 2019-01-02 -
超全的vhdl教程2
《VHDL实用教程》（潘 松 王国栋 编著）.zip (4.6 MB) ASIC VHDL Basic.pdf (6.38 MB) vhdl40个程序.zip (47.01 KB) VHDL_desi
24 2018-12-08 -
组成原理课程设计16位全加器
是关于计算机组成原理的课程设计，有论文，有截图，有实验结果
29 2019-05-15 -
Verilog四位超前进位全加器
一个用Verilog语言编写的四位超前进位全加器，附带激励模块
57 2019-06-04 -
四位全加器及仿真程序_verilog
完整的全加器和仿真程序，四位全加器。采用verilog便携
38 2019-05-01 -
数字逻辑4位全加器课程设计
全加器的运用是相当的广泛的,像各种各样的CPU和某些模型机，然而对于快速正确的加法器的设计是相当的重要的，所以在这次课程设计我选择对全加器的设计与实现。 一个器件需要进一步的更新换代，在我所学的知识领
38 2019-01-05 -
Verilog设计方法解析4位全加器模型
Verilog设计方法的应用在4位全加器模型中是如何实现的。全加器是一种电路，用于在数字计算中执行两个二进制数的加法操作。通过使用Verilog语言的设计方法，可以准确地描述出4位全加器的行为和功能。
8 2023-07-26 -
mux8.v8位全加器代码
Verilog代码
12 2021-04-18
用户评论