cypress基于verilog想在slavefifo下与fpga通信

基于Verilog语言的uart串口通信程序，压缩文件。

基于fifo的串行通信模块，两个串口，一个跟上位机通信，一个跟下位机通信，调试成功。

基于Verilog hdl 的简单的uart通信，能实现的基本的串口通信功能。很具有参考价值和学习。

一本很好的教程人,学习EDA与通信系统的结合

slavefifo上位机程序bulk存取并将数据保存到一个txt中

当前,SoC 向着面积更小,速度更高的方向发展,百兆网通信已不能满足人们的生产和工作需要,用千兆网通信成为工作中迫切的要求,用FPGA实现千兆网的通信,有二种模式可以选择,其一,编写一个IP软核,其二

用VERILOG语言在FPGA上实现异步串口与PC机通信建模。

基于FPGA的汉明码的编码与解码的实现，Verilog代码，Modelsim仿真

Xilinx FPGA Principles and Practices - Based on Vivado and Verilog HDL vivado course code

0 引言 小型机器人足球融合机械设计、自动控制、无线通信、图像识别、智能体设计等多项技术,已成为机器人研究领域中的一个十分引人注目的热点。机器人足球比赛系统是一个闭环控制系统,它一般由决策、机