xilinxaxi_uartlite资料

在SOC的搭建过程中，CPU通过AMBA规范的AHB-lite总线通过控制模块和外部设备进行数据的交互，这里用Verilog描述了一个串口，实现了CPU和外部设备的数据交换和通信。

Xilinx官方UART的IP文档

以下是一个基于Xilinx ISE的MicroBlaze AXI UARTLITE演示示例，展示如何使用AXI UARTLITE进行通信。本演示示例包含以下内容：- 如何配置MicroBlaze以使用

修改版中增加了接收缓存中的字节计数寄存器(数据范围0~15字节),增加接收到指定字节数时产生中断(设置范围0~15字节),增加在1.5个字符内没有收到数据且接收缓存中有数据时产生超时中断,以上中断可以

如何在Zynq芯片上使用FreeRTOS操作系统，并通过Uartlite模块实现中断处理的示例。首先，我们对Zynq平台和FreeRTOS进行了简要介绍，然后详细介绍了Uartlite模块的中断配置和

密码学的一些介绍 有关密码学的历史资料资料

ARM cpu 资料

爱立信！资料资爱立信！爱立信RBS6601基站调测流程

资料jquer资料

ios资料,学习资料,基础资料,