基于VHDL的四位计数器
本程序是基于VHDL的四位计数器，适用刚刚接触数字系统设计群体
用户评论
推荐下载
-
verilog4位计数器
这是使用verilog写的4位计数器，适用于初学者，程序可根据实际需要进行修改
22 2019-05-27 -
Verilog实现16位计数器
Verilog实现16位计数器(自增\自减\增减三种模式)
77 2019-07-27 -
Verilog16位计数器
Verilog16位计数器采用参数化设计
17 2019-04-27 -
16位计数器Verilog实现
已实现，欢迎咨询。
3 2024-05-01 -
VHDL十进制计数器的源代码
十进制计数器硬件描述语言VHDLQuartus2
30 2019-05-27 -
12进制计数器的VHDL程序设计
12进制计数器的VHDL程序设计
31 2019-04-30 -
利用VHDL语言编写的60进制计数器
该程序可进行60秒计数，用于数字时钟的编写。
29 2019-07-24 -
各种功能的计数器实例VHDL源代码
各种功能的计数器实例（VHDL源代码）:
4 2022-07-16 -
计数器源码_网站计数器
Counter source code - website counter
64 2019-06-22 -
鼠标计数器键盘计数器
功能强大的鼠标键盘计数器，可以统计所有键盘及鼠标的点击次数。
56 2019-09-09
暂无评论