verilog秒表
顶层模块----顶层模块对底层模块进行例化,顶层模块不做逻辑设计。底层模块----共2个底层模块,计时模块:通过在例化时对分频系数的改变,得到1秒,10秒,1分
用户评论
推荐下载
-
秒表网页代码
秒表网页监控系统的文字记述文档监控系统的
11 2020-07-25 -
微机原理_秒表
比较专业的秒表自制指导,利用8086,8255,2859,8253等器件
29 2018-12-29 -
Stopwatch精准秒表
c#Stopwatch秒表 准确性远远高于Timer
71 2019-01-06 -
秒表LCD显示
秒表显示时分秒,年月日。准确实现,希望能帮到同学们。
25 2019-01-07 -
Ajax时间秒表
Ajax 时间 秒表 好使不出错误的
24 2019-01-09 -
Verilog and System Verilog Gotchas
本书可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码,书中举例说明了常犯的101个编码陷阱,非常实用
38 2019-09-24 -
手机秒表可以有四个秒表同时操作
可以有四个秒表同时操作,同时显示,每一个都可以反复起停,数字式秒表
26 2019-01-08 -
Matlab的GUI秒表秒表计时器stopwatch.m
Matlab的GUI秒表秒表计时器-stopwatch.m程序是基于matlab7.0编写的,贴出来希望有所帮助!呵呵~程序:stopwatch.m实现程序
36 2020-04-16 -
数字秒表数字秒表的VHDL语言的程序设计
数字秒表的VHDL语言的程序设计EDA2008-06-1522:14阅读675评论2字号:大中小数字秒表的VHDL语言的程序设计本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专
72 2019-05-28 -
VB秒表和时钟用VB实现的秒表和时钟
VB秒表和时钟用VB实现的秒表和时钟,好用界面清新,美观!
62 2019-05-31
暂无评论