基于FPGA的采用等精度测频原理的频率计.zip

自己最近做的训练题里面用到的频率计，精度要求到0.01%，采用了输入捕获和外部计数两种方式结合，大于10k时候外部计数，小于时输入捕获

数字频率计的设计，本文主要讲述了如何实现数字频率计采用EDA技术用VHDL编程实现，包括源代码和实验结果截图，很详细

该设计是用单片机主控，PFGA实现技术功能，等精度测量等等

本文主要论述了利用FPGA进行测频计数，单片机实施控制多功能频率计的过程。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而下降的缺点。等精度的测量方法不但具

基于 FPGA 的数字电能表的实现对学习有很大的帮助

基于STM32高精度频率计的设计。 这是我自己采用STM32的定时器外部计数模式，考虑到了计数溢出中断。开设1s的时钟窗口。数据均通过MATLAB二次拟合处理过，以纠正误差。理论上可以测到1hz-无穷

介绍了一种基于单片机的高精度频率计设计的方法,思路新颖独到,介绍清晰。

本实验要求设计一个简易的频率计,实现对标准的方波信号进行频率测量,并把测量的结果送到 8 位的数码管显示,所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输 入的方波

采用verilog HDL编写，高精度频率计，精度小于0.5%，测量范围1Hz~1MHz，采用LCD1602显示，代码带有完整注解。

是本人的一门实验课程课题，通过要求，精心写的一份报告，内附vhdl代码，和模块分析