FPGA/ASIC设计中的静态时序分析介绍,可借鉴参考!!!