EDA数字跑表完整的

实现简单的数字时钟有时序图之类~~并带有总结，是一个很好的资源

用VHDL语言实现的数字钟,完美运行,报告

EDA课设-数字钟、音乐播放器和电梯源程序__仿真图

本实验要求在QuartusII开发系统中用可编程逻辑器件完成简易数字钟的EDA设计。掌握较为复杂逻辑电路的设计方法，包括十进制、六进制、二十四进制计数器的设计方法。并学习在QuartusII环境下采用

数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显

EDA数字钟的经典之作，自己亲身实践，没一点问题，老师也验证过

这是我们课设做的数字钟的文件有60、24计数器和分频器的VHDL语言设计，仅供同志们参考

课设时候的文档，可能做得不太好，可以参考一下。

EDA技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计(ComputerAssistDesign，简称CAD)、计算机辅助工程设计(ComputerAssistEngineerin

一，数字系统的构成二，数字系统的描述三，设计实例