VerilogHDL硬件描述语言

硬件描述语言VHDL及其逻辑设计

硬件描述语言VHDL指称语义的研究

硬件描述语言Verilog HDL类似于高级程序设计语言(如C语言等),它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示更复杂的数字逻辑系统所完成

AHDL2:一种硬件描述语言,Altera Hardware Description Language,ppt

EDAPLD论文用FPGA实现数据远距离的高精度传输摘要:详细阐述一种利用交错编码的思想,来改远距离通信质量的新设计。设计由FPGA芯片实现,能很方便加载到各种单片机有线或无线通信系统的收发接口中。通

本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识

Verilog HDL（硬件描述语言）是一种用于描述和设计数字电路与数字系统的模块化语言。它允许工程师以文本形式编写设计文件，并在电子设计自动化（EDA）工具中建立电路模型，进行仿真验证。HDL的历史

一种基于硬件描述语言VerilogHDL的背景噪声扣除电路设计、电子技术,开发板制作交流

在众多的硬件描述语言中，Verilog逐渐发展成为标准的硬件描述语言，是当前HDL设计方法学的基础

ps2通信协议硬件描述语言在ISE里面的工程文件的实现