EDA五位除法器的设计报告（含完整源程序）

自己做的4位流水乘法器设计、有完整的实验报告、代码和仿真截图

此设计报告是EDA技术及其嵌入式系统设计课程设计,是基于ALTERA数字钟的实现。包含了doc文档,和一些重要的生成文件。

COP2000实现乘法器和除法器，课程设计完成版，欢迎下载

设计并调试好一个8位乘法器，并用MAX+plus II实验开发系统进行系统仿真。这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。

4位二进制乘法器电路

怎么说呢，这个文档比较详细的介绍了相关的做法，并且包含了一定的车工序代码，希望能帮助到大家

大学课程的卡尔曼滤波算法_课程设计 (含报告和源程序),实现了对特定部分数据的滤波,报告包括对算法的一些理解

针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。 改进的除法算法的计算过程分为两个阶段,第一阶段采用线性minimax多项式逼近算法得到一个

A n ov el d iv ider bas ed on dual 2b it alg or ithm and it s V LSI im plemen tati on are pres en te

Verilog_HDL的故事_之_整数除法器 之后还会为大家上传其他部分 感觉本资源在描述编程思想方面上挺不错的。