推荐下载
-
基于加减交替法除法器FPGA设计与实现
基于加减交替法除法器FPGA设计与实现!
30 2019-09-02 -
基于VHDL语言的8位数字密码锁设计
大学期间做的一个课程设计,代码应该可以直接用
26 2019-05-15 -
加减交替法定点原码一位除法器设计.rar
加减交替法又称不恢复余数法,可以认为是恢复余数法的一种改进算法。当某一次求得的差值(余数Ri)为负时,不恢复它,继续求下一位的商,但用加上除数(+[—Y]补)的办法来取代(-Y)的操作,其他操作依然不
23 2020-08-06 -
4位无符号二进制除法器
完美实现4位二进制除法操作编译无错误,运行完好
23 2019-05-06 -
vhdl乘法器设计要求
此为VHDL设计要求及相关设计射具体细节
27 2020-05-14 -
复数乘法器设计VHDL
详细介绍了VHDL语言的复数乘法器的过程,适合FPGA初学者
49 2019-01-09 -
任意N位和M位的乘法器VHDL实现
我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中,被除数和乘数的位数是通过参数来设置的,可由你来修改。我已写好了testbench。可放心使用。
23 2019-07-10 -
阵列除法器组成原理课程设计
阵列除法器的功能是利用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。它有四个输出端和四个输入端。
28 2019-07-18 -
除法器设计容量分析和计算
除法器设计容量分析和计算通过仿真测试与实物测试相结合的综合测试后,发现系统基本能达到设计要求.
15 2018-12-31 -
8位并行加法器
8位并行加法器
40 2019-05-16
用户评论