本实例是使用verilogHDL语言来进行16位cpu设计。