Time_Test_6: 测试计数器0、1、2、3的功能。
Time_Test_1:测试定时器0、1、2、3的匹配功能,查询方式。Time_Test_2:测试定时器0、1、2、3的匹配功能,中断方式。Time_Test_3:测试定时器0、1、2、3的匹配输出功能。Time_Test_4:测试定时器0、1、2、3的捕获功能。Time_Test_5:测试定时器0、1、2、3的PWM功能。Time_Test_6:测试计数器0、1、2、3的功能。
用户评论
推荐下载
-
6进制计数器计数器VHDL
基于fpga,使用vhdl语言编写的6进制计数器。输入时钟为1hz
60 2019-05-19 -
0_255的计数器
基于嵌入式的计数器设计,可以从0-255计数,清零,.asm为完整代码文件
24 2018-12-29 -
6进制计数器
Set下降沿置1,二极管灭,达到清零效果,用于记忆时钟前沿到来时输入的电平,下降沿启动减计数器.
35 2018-12-15 -
多功能计数器
本系统以89S52和FPGA为控制核心,结合等精度测量法的基本思想,通过比较器Max912对信号的整形,实现了对正弦信号频率、周期的测量。通过计数法实现了信号相位的测量。针对不同幅度的正弦信号,采用宽
33 2019-04-01 -
0到99计数器
利用所学知识设计实现00到99的计数器 主要是用数字电路
42 2018-12-09 -
计数器0_999
新型计数器实验(定时中断扫描),直接将烧写进单片机芯片即可 .
36 2018-12-21 -
计数范围为0~999的BCD计数器
计数范围为0~999的BCD计数器并在七段显示数码管上显示出来加法计数器的动作是,每次时钟脉冲信号CLK的上升沿到来时,计数器会将计数值加1。作为计数器还应该由一个使能端EN和清零端CLR:当使能端E
28 2019-01-06 -
计数器1秒
完全用protues进行的仿真,源代码的说明、文档的片段填在这里,想会设计就下吧
20 2019-09-04 -
练习1实现网页计数器功能.zip
练习1:实现网页计数器功能.zip
9 2020-08-29 -
简易计数器可实现计数功能
用VHDL语言编写的!与FPGA结合用来计数!
34 2020-01-12
暂无评论