基于vhdl的UART的ip核

引言 在IC(integrated circuit.集成电路)发展到超大规模阶段的今天,基于IP(Intellectual Property,知识产权)核的IC设计及其再利用是保证SoC(

很详细的USB,UART,I2C,VGA IP核,其中USB IP核包括Application界面程序,firmware,diver源码。

基于FPGA的MCS_51核的VHDL语言设计与实现

基于Verilog的串口设计，里面有任意分频器，发射器，接收器。发射器通过复位启动，接收器接收发射器的起始信号启动。

IP Core就是预先设计好、经过严格测试和优化过的电路功能模块，如乘法器、FIR滤波器、PCI接口等，并且一般采用参数可配置的结构，方便用户根据实际情况来调用这些模块。随着FPGA规模的增加，使用I

CPU核软IP源代码和VHDL工具资料包里面包含有VHDL语言工具：X-HDL3.2.52CPU的VHDL源代码列表：一，leonRISC的cpu核的vhdl代码二，实现CPU基本功能的VHDL代码三

该项目采用Verilog编写，用于实现UART IP功能。IP通过VCS进行仿真验证，并可轻松移植到各种FPGA平台上。上板测试工程采用回环测试方法，接收并传回上位机发送的数据。项目中包含仿真文件，开

51单片机IP核 IP核 含一应用

Quartus+IP核的使用,个人感觉还是很不错的!有兴趣的可以跟着学习一下

3des,395vgs,ataavr_corecameracore_armi2cjtagmemory_coresmemory_sizermemory_cores2pci_coresdram_ctrlu